台媒引述业界消息称，台积电已就FOPLP（扇出型面板级封装）正式成立团队，并规划建立mini line（小量试产线）。h9Vesmc
随着人工智能、大数据等新兴技术的快速发展，对半导体芯片的性能要求越来越高。而先进封装技术正是提升芯片性能的关键环节。通过将多个芯片并排或堆叠在一起，先进封装技术能够显著提高计算性能，降低功耗，满足日益增长的计算需求。h9Vesmc
本月早些时候，美国商务部宣布将将拨款高达16亿美元用于开发计算机芯片封装新技术（相关阅读）。h9Vesmc
作为先进封装技术发展的一个重要分支的FOPLP（扇出型面板级封装）技术频频出现在人们视野之中。FOPLP采用大型矩形基板替代传统圆形硅中介板，封装尺寸大，可提高面积利用率降低单位成本，弥补当下CoWoS先进封装产能不足的问题。h9Vesmc
事实上，在上个月就有报道引述知情人士说法称，台积电目前正在试验的矩形基板尺寸为510mm×515mm，可用面积是目前12英寸圆形晶圆的三倍多。虽然该研究处于早期阶段，“可能需要几年才能商业化”，但它代表了台积电的重大技术转变，此前台积电认为使用矩形基板太具挑战性。h9Vesmc
据悉，台积电于2016年开发命名InFO（整合扇出型封装）的FOWLP（扇出型晶圆级封装）技术，用于iPhone 7系列手机的A10处理器，之后封测厂便积极力推FOPLP方案，希望用更低的生产成本吸引客户，但在技术上一直无法完全突破。因此，目前在终端应用上FOPLP仍停留在成熟制程、如电源管理IC等产品。h9Vesmc
分析称，台积电发展的FOPLP可被认为是矩形的InFO，且具有低单位成本及大尺寸封装的优势，在技术上可进一步整合台积电3D fabric平台上其他技术，发展出2.5D/3D等先进封装。也可以被认为是矩形的CoWoS，目前产品锁定AI GPU领域、客户是英伟达。如进展顺利，2026年~2027年间或许就会亮相。h9Vesmc
责编：Elaine
扫码分享到好友
